填空题 请麻烦解决数字逻辑,1、一个触发器可表示位二进制码,三个触发器串接起来,可表示 位二进制数.2、欲表示十进制的十个数码,需要个触发器.3、寄存器中,与触发器相配合的控制电路通常由（选择提示：门电路、触发器、晶体二极管）构成.4、一个五位的二进制加法计数器,由00000状态开始,问经过75个输入脉冲后,此计数器的状态为.5、四位移位寄存器可以寄存四位数码,若将这些数码全部从串行输出端输出,需经过个时钟周期.6、触发器存在输入约束条件,触发器会出现一次翻转现象.7、负跳沿触发翻转的主从JK触发器的输入
2019-04-13
填空题 请麻烦解决数字逻辑,
1、一个触发器可表示______位二进制码,三个触发器串接起来,可表示______ 位二进制数.
2、欲表示十进制的十个数码,需要______个触发器.
3、寄存器中,与触发器相配合的控制电路通常由______（选择提示：门电路、触发器、晶体二极管）构成.
4、一个五位的二进制加法计数器,由00000状态开始,问经过75个输入脉冲后,此计数器的状态为____________.
5、四位移位寄存器可以寄存四位数码,若将这些数码全部从串行输出端输出,需经过______个时钟周期.
6、______触发器存在输入约束条件,______触发器会出现一次翻转现象.
7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为______时加入,在CP为______时输入信号要求稳定不变.
8．八位移位寄存器,串行输入时经 个CP脉冲后,8位数码全部移人寄存器中.若该寄存器已存满8位数码,欲将其串行输出,则需经 个CP脉冲后,数码才能全 部输出.
9．计数器中有效状态的数目称为计数器的 .
10． 触发器异步置0,须使SD= ,及RD= ,而与控制输入和时钟脉冲无关.
11、为了把时序电路的逻辑功能直观、形象的显示出来,有时还需要把由 、 和 表示的逻辑关系表示成 、 或 的形式.
优质解答
1、 1 3
2、 4
3、 门电路
4、 01011
5、 3
6、 RS 主从JK
7、 低电平 高电平
8、 串行输入时经 A 个CP脉冲后 则需经 B 个CP脉冲后
9、 模
10、 A B
11、输出方程 、状态方程和激励方程 表示成 A 、 B 或 C 的形式
1、 1 3
2、 4
3、 门电路
4、 01011
5、 3
6、 RS 主从JK
7、 低电平 高电平
8、 串行输入时经 A 个CP脉冲后 则需经 B 个CP脉冲后
9、 模
10、 A B
11、输出方程 、状态方程和激励方程 表示成 A 、 B 或 C 的形式